VHDL pořadí vykonání příkazů

Ahoj, chtěl bych se zeptat, jestli někdo náhodou nezná VHDL a neporadil by mi:

(pracuji v kombinaci s modelsimem)

Mám CLK a signály acc, res a mdata_out

Nastane CLK'event and CLK = '1'

V mým programu proběhne

acc stále 0

res <= mdata_out + acc

mdata_out se mění z X na 74

Problém je, že výpočet res z nějakýho důvodu proběhne před mdata_out, takže se počítá se starou hodnotou a vychází to špatně.

Pořadí instrukcí v kódu na to očividně nemá vliv.

Potřeboval bych, aby se přiřazení 74 do mdata_out provedlo ještě před výpočtem res, ale nevím jak na to

Díky moc

------------------------------------------------------------------------------------------

Chyba byla, že jsem měl sčítáčku spravující res sensitivní na CLK a RESET místo RESET, mdata_out a acc a pro výstup multiplexoru se měl užít speciální signál